工程師在設(shè)計和仿真 IC 時,必須考慮到整個封裝的電磁效應(yīng),包括焊接凸點和芯片其他部分的電磁效應(yīng)。 印刷電路板上的焊接凸點設(shè)計挑戰(zhàn)CSP 的普及帶來了一系列新的設(shè)計挑戰(zhàn),應(yīng)對這些挑戰(zhàn)需要使用 3D 全波電磁仿真工具。焊接凸點是會影響 IC 整體性能的大型 3D 物體。隨著現(xiàn)代技術(shù)的進(jìn)步,工程師期望凸點、芯片和電路板之間的耦合或串?dāng)_能夠限制在一定水平之內(nèi)。